聯發科進軍共封裝光學領域,聯手 Ranovus 推出 ASIC 設計平臺

IT之家 3 月 21 日消息,聯發科昨日宣佈攜手光通信廠商 Ranovus 推出新一代共封裝光學(CPO)ASIC 設計平臺,提供異質整合高速電子與光學型號的 I / O 解決方案。

相較於電信號,光信號在傳輸距離和能耗方面都具有先天優勢,因此共封裝光學 CPO 是未來高速互聯技術的熱門研究方向。

聯發科表示,該平臺包含 112Gbps 長距離 SerDes(IT之家注:串行器-解串器)和來自 Ranovus 公司的 Odin 光學引擎,相較已有方案可進一步縮短 PCB 面積、降低成本、提升帶寬密度,還可降低一半的系統功耗。

該 CPO ASIC 平臺利用可拆卸插槽配置 8 組 800Gbps 電信號鏈路及 8 組 800Gbps 光信號鏈路,在具有便利性的同時,也可提供更高的彈性,可依客戶需求靈活調整配置。

娛樂春秋

聯發科表示這一平臺基於 3nm 製程,涵蓋從設計到生產過程所需的完整解決方案,包含 UCIe 等裸晶對裸晶接口、InFO 等封裝技術、PCIe 與 HBM 等高速傳輸接口,以及熱力學和機械整合設計,可滿足客戶最嚴苛的需求。

扶養父母申報人 兩關鍵認定

聯發科技公司資深副總經理遊人傑表示:“生成式 AI 的崛起,不僅帶動了內存帶寬和容量提升的需求,對傳輸介面的密度和速度的需求也急遽增加。掌握最新的光電界面整合技術,讓聯發科技能爲資料中心(數據中心)提供最先進、最有彈性的客製化芯片解決方案。”

魔卡少女樱CLEARCARD篇
骑行干饭
法医弃后
甜蜜的振动

台湾升息 央行维持房市信用管制

辉达助攻 老牌电子股火热

剧情低俗、台词画面涉及严重软色情,网络微短剧《老师不要跑》全网下线

「技优保送」放榜 新北31人上顶大